Computer
Il 12 ottobre 2026 Marvell ha presentato Structera X 3406 e 3506, seconda generazione dei suoi expander di memoria CXL 3.2 per server AI e data center. Secondo il comunicato di Marvell, i chip portano sei canali DDR4/DDR5, il 50% in più della generazione precedente, e usano PCIe Gen 6. Il campionamento è atteso nel primo trimestre 2027.
Sei canali e fino a 9 TB per controller
Marvell definisce i nuovi controller i primi expander CXL a sei canali del settore. Secondo Marvell, il numero maggiore di canali serve ad aumentare banda e capacità di memoria, così che i server AI reggano modelli più grandi e finestre di contesto più lunghe.
I due modelli si distinguono per il tipo di memoria supportata:
| Modello | Memoria | Slot RDIMM | Capacità |
|---|---|---|---|
| Structera X 3406 | DDR4 | fino a 18 | 9 TB |
| Structera X 3506 | DDR5 | fino a 12 | 6 TB |
Che cosa cambia rispetto alla prima generazione
- Sei canali di memoria DDR4/DDR5, il 50% in più della generazione precedente.
- Connettività a quattro host: la memoria può essere condivisa tra fino a quattro host, con fino a 256 GB/s di banda host su PCIe 6.0 x16. Marvell la indica come una prima del settore.
- Compressione LZ4 con throughput fino a 250 GB/s, cinque volte la generazione precedente.
- RAS StructGuard, con correzione avanzata degli errori per resistere ai guasti dei chip DRAM.
I nuovi controller riprendono il lavoro dei Structera X 2404 e 2504, già in consegna agli hyperscaler, e ne riusano lo stack software. Secondo Marvell, questo dovrebbe accelerare l’adozione.
Compressione LZ4 e prestazioni dichiarate da Marvell
Secondo Marvell, la compressione e la decompressione in linea possono portare la capacità di memoria effettiva fino a 2-3 volte quella originale, a seconda del carico di lavoro. Le cifre sono dell’azienda e il comunicato non indica configurazione di test né sistema di riferimento, a parte il confronto con la generazione precedente.
- Nel serving di modelli linguistici, Marvell dichiara, rispetto alla generazione precedente, un time to first token più rapido fino al 40-50% a parità di lunghezza del contesto, oppure un contesto supportabile fino a 2 volte più lungo a parità di latenza.
- Nei carichi DLRM (modelli di raccomandazione): fino a 2 volte più query al secondo e capacità effettiva per le tabelle di embedding da 2 a 3 volte maggiore per controller.
Sicurezza: crittografia post-quantistica e AES-256
Marvell combina crittografia post-quantistica, Caliptra 2.0, CXL IDE e cifratura della memoria AES-256. L’azienda presenta la sicurezza post-quantistica come una prima nel settore.
Perché la memoria diventa il collo di bottiglia
Marvell motiva il prodotto con i carichi AI moderni, dal serving di LLM ai DLRM, limitati dalla memoria. Secondo l’azienda, la capacità del KV-cache determina time to first token, throughput e utilizzo delle XPU, mentre modelli e contesti crescono.
Nel comunicato Jim Handy, di Objective Analysis, autore di un rapporto sul mercato CXL, osserva che la carenza di memoria e i prezzi elevati spingono i responsabili IT a usare CXL per riutilizzare vecchi DIMM DDR4 in sistemi DDR5, con un risparmio immediato. In prospettiva, aggiunge, i pool di memoria CXL ridurranno la memoria inutilizzata e i controller con compressione, come questo, saranno ancora più interessanti.
Disponibilità e dove vedere i chip
Marvell prevede di inviare i primi campioni di Structera X 3406 e 3506 nel primo trimestre 2027. Il comunicato non riporta prezzi né informazioni sulla disponibilità in Italia o in Europa.
I chip sono in mostra all’OCP Global Summit di San Jose, dal 12 al 15 ottobre, allo stand B31 di Marvell.
